頻率計設計方法(數字頻率計的設計)
1.數字頻率計的設計
簡(jiǎn)易頻率計一、設計任務(wù)與要求1.設計制作一個(gè)簡(jiǎn)易頻率測量電路，實(shí)現數碼顯示。
2.測量范圍：10Hz~99.99KHz 3.測量精度： 10Hz。4. 輸入信號幅值：20mV~5V。
5. 顯示方式：4位LED數碼。二、方案設計與論證頻率計是用來(lái)測量正弦信號、矩形信號、三角形信號等波形工作頻率的儀器，根據頻率的概念是單位時(shí)間里脈沖的個(gè)數，要測被測波形的頻率，則須測被測波形中1S里有多少個(gè)脈沖，所以，如果用一個(gè)定時(shí)時(shí)間1S控制一個(gè)閘門(mén)電路，在時(shí)間1S內閘門(mén)打開(kāi)，讓被測信號通過(guò)而進(jìn)入計數譯碼器電路，即可得到被測信號的頻率fx。
任務(wù)要求分析：頻率計的測量范圍要求為10Hz~99.99KHz，且精度為10Hz，所以有用4片10進(jìn)制的計數器構成1000進(jìn)制對輸入的被測脈沖進(jìn)行計數；要求輸入信號的幅值為20mV~5V，所以要經(jīng)過(guò)衰減與放大電路進(jìn)行檢查被測脈沖的幅值；由于被測的波形是各種不同的波，而后面的閘門(mén)或計數電路要求被測的信號必須是矩形波，所以還需要波形整形電路；頻率計的輸出顯示要經(jīng)過(guò)鎖存器進(jìn)行穩定再通過(guò)4位LED數碼管進(jìn)行顯示。經(jīng)過(guò)上述分析，頻率計電路設計的各個(gè)模塊如下圖：方案一：根據上述分析，頻率計定時(shí)時(shí)間1s可以通過(guò)555定時(shí)器和電容、電阻構成的多諧振蕩器產(chǎn)生1000Hz的脈沖，再進(jìn)行分頻成1Hz即周期為1s的脈沖，再通過(guò)T觸發(fā)器把脈沖正常高電平為1s；放大整形電路通過(guò)與非門(mén)、非門(mén)和二極管組成；閘門(mén)電路用一個(gè)與門(mén)，只有在定時(shí)脈沖為高電平時(shí)輸入信號才能通過(guò)與門(mén)進(jìn)入計數電路計數；計數電路可以通過(guò)5個(gè)十進(jìn)制的計數器組成，計數器再將計的脈沖個(gè)數通過(guò)鎖存器進(jìn)行穩定最后通過(guò)4個(gè)LED數碼顯像管顯示出來(lái)。
方案二：頻率計定時(shí)時(shí)間1s可以直接通過(guò)555定時(shí)器和電容、電阻構成的多諧振蕩器產(chǎn)生1Hz的脈沖，再通過(guò)T觸發(fā)器把脈沖正常高電平為1s；放大整形電路可以直接用一個(gè)具有放大功能的施密特觸發(fā)器對輸入的信號進(jìn)行整形放大，其他模塊的電路和方案一的相同。通過(guò)對兩種方案的分析，為了減少總的電路的延遲時(shí)間，提高測量精確度，所以選擇元件少的第二種方案。
三、單元電路設計與參數計算時(shí)基電路：用555_VIRTUAL定時(shí)器和電容、電阻組成多諧振蕩器產(chǎn)生1Hz的脈沖，根據書(shū)中的振蕩周期 ： T=(R1+R2)C*ln2 取C=10uF,R1=2KΩ，T=1s，計算得：R2=70.43KΩ，再通過(guò)T觸發(fā)器T_FF把脈沖正常高電平為1s的脈沖，元件的連接如下： 經(jīng)示波器仿真，產(chǎn)生的脈沖的高電平約為1S。放大整形電路：用一個(gè)74HC14D_4V的含放大功能的施密特觸發(fā)器對輸入脈沖進(jìn)行放大整形，把輸入信號放大整形成4V的矩形脈沖，其放大整形效果如下圖：閘門(mén)電路：用一個(gè)與門(mén)74LS08作為脈沖能否通過(guò)的閘門(mén)，當定時(shí)信號Q為高電平時(shí)，閘門(mén)打開(kāi)，輸入信號進(jìn)入計數電路進(jìn)行計數，否則，其不能通過(guò)閘門(mén)。
計數電路：計數電路用5(4)片74192N計數器組成100000(10000)進(jìn)制的計數電路，74192N是上升沿有效的，來(lái)一個(gè)脈沖上升沿，電路記一次數，所以計數的范圍為0~99999(5000)。但計數1S后要對計數器進(jìn)行清零或置零，在這里用清零端，高電平有效，當計數1S后，Q為低電平，Q'為高電平，所以用Q'作為清零信號，接線(xiàn)圖如下：鎖存顯示電路：當計數電路計數結束時(shí)，要把計得脈沖數鎖存通過(guò)數碼顯示管穩定顯示出來(lái)。
鎖存器用2片74ls273，時(shí)鐘也是上升沿有效，當Q為下降沿時(shí)，Q'恰好是上升沿，所以用Q'作為鎖存器的時(shí)鐘，恰能在計數結束時(shí)把脈沖數鎖存顯示，電路的接線(xiàn)圖如下：四、總電路工作原理及元器件清單1.總原理圖2.電路完整工作過(guò)程描述（總體工作原理） 555組成的多諧振蕩器產(chǎn)生1Hz的脈沖，經(jīng)過(guò)T觸發(fā)器整形成高電平時(shí)間為1S的脈沖，高電平脈沖打開(kāi)閘門(mén)74LS08N，讓經(jīng)施密特觸發(fā)器74HC14D放大整形的被測脈沖通過(guò)，進(jìn)入計數器進(jìn)行1S的計數。當計數結束時(shí)，T觸發(fā)器的Q為下降沿，Q'剛好為上升沿，觸發(fā)鎖存器工作，讓計數器輸出的信號通過(guò)鎖存器鎖存顯示，同時(shí)，高電平的Q'信號對計數電路進(jìn)行清零，此后，電路將循環(huán)上述過(guò)程，但對于同一個(gè)被測信號，在誤差的允許范圍內，LED上所顯示的數字是穩定的。
3.元件清單元件序號 型號 主要參數 數量 備注 1 74192 5 加法計數器 2 74LS273 2 鎖存器3 DCD_HEX 4 LED顯示器4 555_VIRTUAL 1 定時(shí)器5 T_FF 1 T觸發(fā)器6 CAPACITOR_RATED 電容10Uf、額定電壓50V 1 電容7 CAPACITOR_RATED 電容10Nf、額定電壓10V 1 電容8 RES 阻值2KΩ 1 9 RES 阻值 1 10 74LS08 1 雙輸入與門(mén)11 74HC14D_4V 1 施密特觸發(fā)器，放大電壓4V12 AC_VOLTAGE 1 可調的正弦脈沖信號五、仿真調試與分析把各個(gè)模塊組合起來(lái)后，進(jìn)行仿真調試以達到任務(wù)要求。① 在信號輸入端輸入10Hz的交流脈沖，仿真，結果如下：說(shuō)明仿真的結果準確② 在信號輸入端輸入300Hz的交流脈沖，仿真，結果如下：仿真結果準確③ 在信號輸入端輸入3KHz正弦脈沖，仿真，結果如下：④輸入20KHz的正弦脈沖，仿真，結果如下：仿真結果結果與實(shí)際的結果相差20Hz，這說(shuō)明頻率越高，誤差越大。
經(jīng)分析，這是由于各個(gè)元器件存在著(zhù)延遲時(shí)間，1S的脈沖，經(jīng)過(guò)各。
2.基于單片機頻率計中頻率計的實(shí)現可用些什么方法
1、設定一個(gè)時(shí)間shijian1，在該時(shí)間內統計脈沖個(gè)數count，計算頻率公式為：pinlv=count/shijian1；啟用定時(shí)器0中斷對該計算進(jìn)行控制。
2、輸出用數碼管采用動(dòng)態(tài)掃描，掃描的刷新時(shí)間為shijian2. 用C語(yǔ)言設計。
我談一下個(gè)人看法：
1對頻率的計算是放在主程序內吧，但也不是絕對。數碼管顯示做成子程序形式。
2shijian1選5MS（根據實(shí)際情況適當調整），shijian2一般取3MS就可以了（顯示子程序調用周期不能大于20MS，就是1/50HZ）。
3在輸入P1.0口前信號做整形（比如使用CD40106）。
3.EDA 課程設計：數字頻率計
一、總體設計思想1.1基本原理 傳統的硬件設計采用自下至上 （bo t tom _ up ） 的設計方法。
這種設計方法在系統設計的后期進(jìn)行仿真和調試， 一旦考慮不周， 系統設計存在較大缺陷， 就有可能要重新設計系統， 使設計周期大大增加。 現代硬件設計利用電子設計自動(dòng)化 （EDA ） 技術(shù)， 采用并行工程和自上至下 （ top _ dow n ） 的設計方法， 從系統設計入手， 在頂層進(jìn)行功能方框圖的劃分和結構設計在方框圖一級進(jìn)行仿真和糾錯，硬件描述語(yǔ)言對高層次的系統行為進(jìn)行描述，在系統一級進(jìn)行驗證，最后在用邏輯綜合優(yōu)化工具生成具體地門(mén)邏輯電路的網(wǎng)表，其對應地物理實(shí)現是專(zhuān)用集成電路。
VHDL即超高速集成電路硬件描述語(yǔ)言，主要用于描述數字系統的結構 行為 功能和接口VHDL對設計的描述具有相對獨立性，因此設計者可以不懂硬件結構，降低了硬件電路設計地難度。以4位十進(jìn)制數字頻率計的設計來(lái)說(shuō)明VHDL語(yǔ)言在現代設計中的應用。
信號頻率計的測量有測頻法和周期法。本文用測頻法，即直接計算每秒鐘內信號脈沖的個(gè)數。
設計一個(gè)4位十進(jìn)制數字頻率計，其測量范圍位1MHz，量程分1KHz 10KHz 100KHz 1MHz四檔（4位數碼管顯示，最大讀數胃999999Hz）量程自動(dòng)轉換規則：（1）讀數大于999時(shí)，頻率計處于超量程狀態(tài)，此時(shí)顯示器發(fā)出溢出指示，下次量程，量程自動(dòng)增大一檔。（2）讀數小時(shí)，頻率計處于前量程狀態(tài)，下次測量，量程自動(dòng)增大一檔。
如果計數器輸出直接譯碼顯示電路，則頻率計顯示疆隨時(shí)計數值地增加不斷變化閃爍，人眼難以分辨。以防止此類(lèi)現象象， 采用記憶顯示方式， 即在計數與顯示電路中間加以鎖存電路， 每次計數結束， 將計數結果送鎖存器鎖存， 并保持到下一個(gè)計數結束。
而譯碼顯示電路以 1 H z 頻率對鎖存器取樣， 保證了顯示時(shí)間至少為 1 s。測頻控制信號發(fā)生器（TESTCTL）的程序如下.LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY TESTCTL IS PORT(CLK: IN STD_LOGIC; CNT_EN,RST_CNT,LOAD:OUT STD_LOGIC); END; ARCHITECTURE BEHAVIOR OF TESTCTL IS SIGNAL div2clk:STD_LOGIC; BEGIN PROCESS(CLK) BEGIN IF CLK'EVENT AND CLK='1' THEN div2clk<=NOT div2clk; END IF; END PROCESS; PROCESS(CLK,div2clk) BEGIN IF (CLK='0' AND div2clk='0') THEN RST_CNT<='1'; ELSE RST_CNT<='0'; END IF; END PROCESS; LOAD<=NOT div2clk;CNT_EN<=div2clk; END BEHAVIOR； 鎖存器（REG4B）的程序如下.LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY REG4B IS PORT(LOAD: IN STD_LOGIC; DIN:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END; ARCHITECTURE BEHAVIOR OF REG4B IS BEGIN PROCESS(LOAD,DIN) BEGIN IF LOAD'EVENT AND LOAD='1' THEN DOUT<=DIN; END IF; END PROCESS; END BEHAVIOR； 動(dòng)態(tài)掃描輸出（SCAN6A）的程序如下.LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SCAN6A IS PORT(CLK_SCAN: IN STD_LOGIC; EN:OUT STD_LOGIC; NO1_BCD,NO2_BCD,NO3_BCD,NO4_BCD:IN STD_LOGIC_VECTOR(3 DOWNTO 0); NO5_BCD,NO6_BCD: IN STD_LOGIC_VECTOR(3 DOWNTO 0); SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END SCAN6A; ARCHITECTURE BEHAVE OF SCAN6A IS SIGNAL S1:STD_LOGIC_VECTOR(2 DOWNTO 0); SIGNAL BCD_OUT:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(CLK_SCAN) BEGIN IF CLK_SCAN'EVENT AND CLK_SCAN='1' THEN IF S1="101" THEN S1<="000"; ELSE OUTDOUT<="1111001"; END CASE; END PROCESS; EN<='0'; SEL<=S1; END BEHAVE;。
4.跪求：《數字頻率計的設計》 原理,方框圖,電路圖
4.2.3簡(jiǎn)易數字頻率計電路設計 數字頻率計是用數字顯示被測信號頻率的儀器，被測信號可以是正弦波、方波或其它周期性變化的信號。
如配以適當的傳感器，可以對多種物理量進(jìn)行測試，比如機械振動(dòng)的頻率、轉速、聲音的頻率以及產(chǎn)品的計件等等。因此，數字頻率計是一種應用很廣泛的儀器。
一、設計目的 1. 了解數字頻率計測量頻率與測量周期的基本原理； 2. 熟練掌握數字頻率計的設計與調試方法及減小測量誤差的方法。 二、設計任務(wù)與要求 要求設計一個(gè)簡(jiǎn)易的數字頻率計，測量給定信號的頻率，并用十進(jìn)制數字顯示，具體指標為： 1.測量范圍：1HZ—9.999KHZ，閘門(mén)時(shí)間1s; 10 HZ—99.99KHZ，閘門(mén)時(shí)間0.1s; 100 HZ—999.9KHZ，閘門(mén)時(shí)間10ms; 1 KHZ—9999KHZ，閘門(mén)時(shí)間1ms; 2.顯示方式：四位十進(jìn)制數 3. 當被測信號的頻率超出測量范圍時(shí)，報警. 三、數字頻率計基本原理及電路設計 所謂頻率，就是周期性信號在單位時(shí)間 （1s） 內變化的次數.若在一定時(shí)間間隔T內測得這個(gè)周期性信號的重復變化次數為N，則其頻率可表示為 fx=N/T 。
因此，可以將信號放大整形后由計數器累計單位時(shí)間內的信號個(gè)數，然后經(jīng)譯碼、顯示輸出測量結果，這是所謂的測頻法。可見(jiàn)數字頻率計主要由放大整形電路、閘門(mén)電路、計數器電路、鎖存器、時(shí)基電路、邏輯控制、譯碼顯示電路幾部分組成，總體結構如圖4-2-6： 圖4-2-6數字頻率計原理圖 從原理圖可知，被測信號Vx經(jīng)放大整形電路變成計數器所要求的脈沖信號Ⅰ，其頻率與被測信號的頻率fx相同。
時(shí)基電路提供標準時(shí)間基準信號Ⅱ，具有固定寬度T的方波時(shí)基信號II作為閘門(mén)的一個(gè)輸入端，控制閘門(mén)的開(kāi)放時(shí)間，被測信號I從閘門(mén)另一端輸入，被測信號頻率為fx，閘門(mén)寬度T，若在閘門(mén)時(shí)間內計數器計得的脈沖個(gè)數為N，則被測信號頻率fx=N/THz。可見(jiàn)，閘門(mén)時(shí)間T決定量程，通過(guò)閘門(mén)時(shí)基選擇開(kāi)關(guān)選擇，選擇T大一些，測量準確度就高一些，T小一些，則測量準確度就低.根據被測頻率選擇閘門(mén)時(shí)間來(lái)控制量程.在整個(gè)電路中，時(shí)基電路是關(guān)鍵，閘門(mén)信號脈沖寬度是否精確直接決定了測量結果是否精確.邏輯控制電路的作用有兩個(gè)：一是產(chǎn)生鎖存脈沖Ⅳ，使顯示器上的數字穩定；二是產(chǎn)生清“0”脈沖Ⅴ，使計數器每次測量從零開(kāi)始計數。
1.放大整形電路 放大整形電路可以采用晶體管 3DGl00和74LS00，其中3DGl00組成放大器將輸入頻率為fx的周期信號如正弦波、三角波等進(jìn)行放大。與非門(mén)74LS00構成施密特觸發(fā)器，它對放大器的輸出信號進(jìn)行整形，使之成為矩形脈沖。
2.時(shí)基電路 時(shí)基電路的作用是產(chǎn)生標準的時(shí)間信號，可以由555組成的振蕩器產(chǎn)生，若時(shí)間精度要求較高時(shí)，可采用晶體振蕩器。由555定時(shí)器構成的時(shí)基電路包括脈沖產(chǎn)生電路和分頻電路兩部分。
（1）555多諧振蕩電路產(chǎn)生時(shí)基脈沖 采用555產(chǎn)生1000HZ振蕩脈沖的參考電路如圖4-2-7所示。電阻參數可以由振蕩頻率計算公式f=1.43/((R1+2R2)*C）求得。
（2） 分頻電路 由于本設計中需要1s、0.1s、10ms、1ms四個(gè)閘門(mén)時(shí)間，555振蕩器產(chǎn)生1000HZ，周期為1ms的脈沖信號，需經(jīng)分頻才能得到其他三個(gè)周期的閘門(mén)信號，可采用74LS90分別經(jīng)過(guò)一級、二級、三級10分頻得到。 圖4-2-7 555多諧振蕩電路 3. 邏輯控制電路 在時(shí)基信號II結束時(shí)產(chǎn)生的負跳變用來(lái)產(chǎn)生鎖存信號Ⅳ，鎖存信號Ⅳ的負跳變又用來(lái)產(chǎn)生清“0”信號V。
脈沖信號Ⅳ和V可由兩個(gè)單穩態(tài)觸發(fā)器74LSl23產(chǎn)生，它們的脈沖寬度由電路的時(shí)間常數決定。觸發(fā)脈沖從B端輸入時(shí)，在觸發(fā)脈沖的負跳變作用下，輸出端Q可獲得一正脈沖， Q非端可獲得一負脈沖，其波形關(guān)系正好滿(mǎn)足Ⅳ和V的要求。
手動(dòng)復位開(kāi)關(guān)S按下時(shí)，計數器清“ 0 ”。參考電路如圖4-2-8 圖4-2-8數字頻率計邏輯控制電路 4.鎖存器 鎖存器的作用是將計數器在閘門(mén)時(shí)間結束時(shí)所計得的數進(jìn)行鎖存，使顯示器上能穩定地顯示此時(shí)計數器的值.閘門(mén)時(shí)間結束時(shí)，邏輯控制電路發(fā)出鎖存信號Ⅳ，將此時(shí)計數器的值送譯碼顯示器。
選用8D鎖存器74LS273可以完成上述功能.當時(shí)鐘脈沖CP的正跳變來(lái)到時(shí)，鎖存器的輸出等于輸入，即Q=D。從而將計數器的輸出值送到鎖存器的輸出端。
正脈沖結束后，無(wú)論D為何值，輸出端Q的狀態(tài)仍保持原來(lái)的狀態(tài)Qn 不變.所以在計數期間內，計數器的輸出不會(huì )送到譯碼顯示器. 5.報警電路 本設計要求用4位數字顯示，最高顯示為9999。超過(guò)9999就要求報警，即當千位達到9（即1001）時(shí)，如果百位上再來(lái)一個(gè)時(shí)鐘脈沖（即進(jìn)位脈沖），就可以利用此來(lái)控制蜂鳴器報警。
電路如圖4-2-9： 圖4-2-9 數字頻率計報警電路 四、調試要點(diǎn) 1.通電準備 打開(kāi)電源之前，先按照系統原理圖檢查制作好的電路板的通斷情況，并取下電路板上的集成塊，然后接通電源，用萬(wàn)用表檢查板上的各點(diǎn)電源電壓值，之后再關(guān)掉電源，插上集成塊。 2.單元電路檢測 接通電源后，用雙蹤示波器 （ 輸人耦合方式置 DC 檔 ） 觀(guān)察時(shí)基電路的輸出波形，看其是否滿(mǎn)足設計要求，若不符合，則調整R1和R2。
然后改變示波器的掃描速率旋鈕，觀(guān)察 74LSl23 的第13 腳和第10 腳的波形是否為鎖存脈沖Ⅳ和清零脈沖 V 的波形。 將 4 片計數器 74LS90。
5.設計題目：脈沖數字頻率計 設計主要內容：設計一款脈沖信號的頻率
（一）基本任務(wù)和要求：
1、設計一個(gè)可容納6組（或4組）參賽的數字式搶答器，每組設一個(gè)按鈕，供搶答使用。
2、搶答器具有第一信號鑒別和鎖存功能，使除第一搶答者外的按鈕不起作用。
3、設置一個(gè)主持人“復位”按鈕。
4、主持人復位后，開(kāi)始搶答，第一信號鑒別鎖存電路得到信號后，有指示燈顯示搶答組別，揚聲器發(fā)出2~3秒的音響。
5、設置一個(gè)計分電路，每組開(kāi)始預置100分，由主持人記分，答對一次加10分，答錯一次減10分。
（二）提示：
1、此設計問(wèn)題的關(guān)鍵是準確判斷出第一搶答者并將其鎖存，實(shí)現的方法可使用觸發(fā)器或鎖存器，在得到第一信號后將輸入封鎖，使其它組的搶答信號無(wú)效。
2、形成第一搶答信號后，用編碼、譯碼及數碼顯示電路顯示第一搶答者的組別，用第一搶答信號推動(dòng)揚聲器發(fā)出音響。
3、計分電路采用十進(jìn)制加/減計數器、數碼管顯示，由于每次都是加/減10分，所以個(gè)位始終為零，只要十位、百位進(jìn)行加/減運算即可。
設計三：數字頻率計的設計
（一）基本任務(wù)和要求：
1、設計一個(gè)能測量方波信號的頻率的頻率計。
2、測量的頻率范圍是0?999999Hz。
3、結果用十進(jìn)制數顯示。
（二）提示：
1、脈沖信號的頻率就是在單位時(shí)間內所產(chǎn)生的脈沖個(gè)數，其表達式為，f為被測信號的頻率，N為計數器所累計的脈沖個(gè)數，T為產(chǎn)生N個(gè)脈沖所需的時(shí)間。所以，在1秒時(shí)間內計數器所記錄的結果，就是被測信號的頻率。
2、被測頻率信號取自實(shí)驗箱晶體振蕩器輸出信號，加到主控門(mén)的輸入端。
3、再取晶體振蕩器的另一標準頻率信號，經(jīng)分頻后產(chǎn)生各種時(shí)基脈沖：1ms,10ms,0.1s,1s等，時(shí)基信號的選擇可以控制，即量程可以改變。
4、時(shí)基信號經(jīng)控制電路產(chǎn)生閘門(mén)信號至主控門(mén)，只有在閘門(mén)信號采樣期間內（時(shí)基信號的一個(gè)周期），輸入信號才通過(guò)主控門(mén)。
5、f=N/T，改變時(shí)基信號的周期T，即可得到不同的測頻范圍。
6、當主控門(mén)關(guān)閉時(shí)，計數器停止計數，顯示器顯示記錄結果，此時(shí)控制電路輸出一個(gè)置零信號，將計數器和所有觸發(fā)器復位，為新的一次采樣做好準備。
7、改變量程時(shí)，小數點(diǎn)能自動(dòng)移位。
;dbname=CJFD2000
6.簡(jiǎn)易數字頻率計怎么弄
課程設計 簡(jiǎn)易數字頻率計2008-10-18 13:16課題名稱(chēng)：簡(jiǎn)易數字頻率計主要技術(shù)指標和要求：（1） 被測信號的頻率范圍100Hz~10kHz(2) 輸入信號為正弦信號或方波信號（3） 四位數碼管顯示所測頻率，并用發(fā)光二極管表示單位（4） 具有超量程報警功能【摘 要】在電子系統非常廣泛應用領(lǐng)域內，到處可見(jiàn)到處理離散信息的數字電路，在電子技術(shù)中，頻率是最基本的參數之一，并且與許多電參量的測量方案、測量結果都有十分密切的關(guān)系，因此頻率的測量就顯得更為重要。
測量頻率的方法有多種，其中電子計數器測量頻率具有精度高、使用方便、測量迅速，以及便于實(shí)現測量過(guò)程自動(dòng)化等優(yōu)點(diǎn)，文章主要闡述了選擇單片機作為核心器件，采用模塊化布局，設計了一個(gè)簡(jiǎn)易數字頻率計的過(guò)程。設計思路頻率計是直接用十進(jìn)制來(lái)顯示被測信號頻率的一種測量裝置，它可以測量正弦波 方波和三角波的頻率，利用施密特觸發(fā)器將輸入信號整形為方波，并利用計數器測量1S內脈沖的個(gè)數，利用鎖存器鎖存，穩定顯示在數碼管上常用的頻率測量方法（1） 測頻法測頻法的基本思想是：對頻率為f的周期信號，用一個(gè)標準閘門(mén)信號對被測信號的重復周期數進(jìn)行計數，當計數結果為N時(shí)，其信號頻率為如圖測頻法的測量誤差與信號頻率有關(guān)：信號頻率越高誤差越小；而信號頻率越低，則測量誤差越大，因此，測頻法適合于對高頻信號的測量，測量越高，測量精度也就越高（2） F/V 與A/D法這種測量方法是先通過(guò)F/V變換，把頻率信號轉換成電壓信號；然后再通過(guò)A/D轉換把電壓信號轉換成數字信號，在對數字信號進(jìn)行計數，從而得到測量信號的頻率根據性能與技術(shù)指標的要求，首先需要確定能滿(mǎn)足這些指標的頻率測量方法，根據上述頻率測量原理與方法的討論，本設計采用測頻法由于測頻法的測量誤差與信號頻率成反比：信號頻率越低，測量誤差越大，信號頻率越高，測量誤差越小。
用測頻發(fā)所獲得的測量數據，在閘門(mén)時(shí)間為1S時(shí)，不需要進(jìn)行任何換算，計數器所計數據就是信號頻率，另外，在信號頻率較低時(shí)，可以通過(guò)增大閘門(mén)時(shí)間來(lái)提高測量精度電路設計用測頻發(fā)構成的數字頻率計的原理框圖如圖示（1） 放大整形電路由二極管及電阻構成的幅度擴展電路和555構成的施密特觸發(fā)電路構成整形電路，如下圖示二極管D1 D2 及電阻R1R2構成信號幅度擴展電路，當輸入信號較小時(shí)，限幅器的二極管均截至，不起作用。用555構成的施密特觸發(fā)器作用是將輸入的周期性信號，如正弦波三角波或其他呈周期性變化的波形換成脈沖波形，其周期不變（2） 時(shí)基電路時(shí)基電路的作用是控制計數器的輸入脈沖。
當標準時(shí)間信號到來(lái)時(shí)，閘門(mén)開(kāi)通，被測信號通過(guò)閘門(mén)進(jìn)入計數器計數，當標準脈沖結束時(shí)，閘門(mén)關(guān)閉，計數器無(wú)脈沖輸入，時(shí)基電路可以由555定時(shí)器構成的多諧振蕩器實(shí)現 如下圖產(chǎn)生的方波信號高電平時(shí)間長(cháng)度為1S，低電平時(shí)間長(cháng)度為0.25s。利用公式t1=0.7(R1+R2)t2=0.7R2C計數參數，參數如上圖（3） 控制電路控制電路可以由555構成的單穩態(tài)電路構成 如下圖邏輯控制電路利用標準時(shí)間信號結束后產(chǎn)生的負跳變來(lái)產(chǎn)生鎖存信號，同時(shí)鎖存信號經(jīng)反相又產(chǎn)生清零信號，鎖存信號的脈沖寬度由單穩態(tài)電路本身的時(shí)間常數決定（4） 計數 鎖存 譯碼 顯示電路計數電路用4個(gè)同步十進(jìn)制加法計數器構成，可以選擇同步十進(jìn)制加法計數器74LS160同步十進(jìn)制可逆計數器 74LS190或 74LS192 雙 BCD碼計數器CD4518等集成電路來(lái)實(shí)現，譯碼器可采用共陰極顯示譯碼器 74LS48或共陽(yáng)極顯示譯碼器74LS47，具體根據數碼管的型號來(lái)確定。
鎖存器則可選用 8D鎖存器74LS373或 74LS273鎖存器的作用是將計數器在1s結束時(shí)的計數值進(jìn)行鎖存，使顯示器上獲得穩定的測量值，當時(shí)鐘脈沖CP的正跳變來(lái)到時(shí)，鎖存器的輸出等于輸入，從而將計數器的輸出值送到鎖存器的輸出端。正脈沖結束后，輸出不在改變（5） 總電路圖收獲與體會(huì )：通過(guò)本次課程設計，體會(huì )到了設計的艱辛，第一部分為課題的初步考慮。
通過(guò)查資料找線(xiàn)索，提出不同方案，并對各種方案進(jìn)行比較討論，選取了最好的方案而且對總框圖進(jìn)行構思和設計第二部分為系統的詳細設計。這一部分是最有挑戰性的。
為了實(shí)現各模塊的功能而苦苦奮戰。經(jīng)過(guò)無(wú)數次修改而成功。
初步嘗到成功的喜悅。增強了進(jìn)一步設計的信心。
第三部分為系統完成下載階段。這階段也遇到困難。
不過(guò)解決起來(lái)容易多了。對各種問(wèn)題有了經(jīng)驗。
測試，下載，連線(xiàn)。終于設計初步完成了。
